全文摘要
本实用新型适用于电子产品技术领域，提供了SOT双芯片引线框架结构及SOT双芯片引线框架组件，包括内引脚、外引脚和两个基岛，基岛以及内引脚均位于一四边形内，且两个基岛分别位于该四边形的一组对角处，每个基岛旁沿着该四边形的横边排列有2个内引脚，每个基岛分别电连接两个内引脚，外引脚的数量为6个，每个外引脚分别连接一个内引脚或者基岛。该SOT双芯片引线框架结构，具有6个有效的外引脚，两个基岛，可适用于封装两颗分别需要3个引出端子的芯片，尤其是两颗MOS管芯的产品(双N管、双P管或N+P复合管)，整体体积较小，封装后可满足电子产品对于小体积的需求，可以满足封装后对于散热性以及内阻的需求，生产制造较为简单，成本相对较低。
主设计要求
1.SOT双芯片引线框架结构，其特征在于，包括内引脚、外引脚以及两个用于安装芯片的基岛，其中，所述基岛以及所述内引脚均位于一四边形内，且两个所述基岛分别位于该四边形的一组对角处，所述内引脚的数量为4个，每个所述基岛旁沿着该四边形的横边排列有2个所述内引脚，每个所述基岛分别电连接两个所述内引脚，所述外引脚的数量为6个，每个所述外引脚的内端分别连接一个所述内引脚或者所述基岛。
设计方案
1.SOT双芯片引线框架结构，其特征在于，包括内引脚、外引脚以及两个用于安装芯片的基岛，其中，所述基岛以及所述内引脚均位于一四边形内，且两个所述基岛分别位于该四边形的一组对角处，所述内引脚的数量为4个，每个所述基岛旁沿着该四边形的横边排列有2个所述内引脚，每个所述基岛分别电连接两个所述内引脚，所述外引脚的数量为6个，每个所述外引脚的内端分别连接一个所述内引脚或者所述基岛。
2.如权利要求1所述的SOT双芯片引线框架结构，其特征在于，所述内引脚与相邻的所述内引脚之间的距离大于等于0.125mm。
3.如权利要求1所述的SOT双芯片引线框架结构，其特征在于，所述内引脚与相邻的所述基岛之间的距离大于等于0.125mm。
4.如权利要求1所述的SOT双芯片引线框架结构，其特征在于，所述外引脚与相邻的所述外引脚之间的距离为0.15mm。
5.如权利要求1所述的SOT双芯片引线框架结构，其特征在于，所述基岛的长度为0.7mm，所述基岛的宽度为0.49mm。
6.SOT双芯片引线框架组件，其特征在于，包括基板以及多个如权利要求1-5所述的SOT双芯片引线框架结构。
7.如权利要求6所述的SOT双芯片引线框架组件，其特征在于，多个所述SOT双芯片引线框架结构呈矩阵式排列设置在所述基板上。
8.如权利要求7所述的SOT双芯片引线框架组件，其特征在于，多个所述SOT双芯片引线框架结构呈6排排列设置在所述基板上。
9.如权利要求8所述的SOT双芯片引线框架组件，其特征在于，所述基板的长度为215.6mm，所述基板的宽度为28.08mm。
10.如权利要求8所述的SOT双芯片引线框架组件，其特征在于，所述SOT双芯片引线框架结构的数量为336。
设计说明书
技术领域
本实用新型属于电子产品技术领域，具体涉及到一种SOT双芯片引线框架结构及SOT双芯片引线框架组件。
背景技术
芯片封装，是一种将集成电路用绝缘的塑料或陶瓷材料打包的技术，不仅起到安放、固定、密封、保护芯片和增强导热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁。
小外形晶体管封装(SOT,Small Outline Transistor)是目前常用的一种小型贴片式封装。MOS管是目前十分常见的一种分立器件，相对IC而言，由于其独特的开关特性具有不可替代的优势，广泛应用在消费类、便携式电子产品中。就目前而言，单管MOS芯片和双管MOS芯片的应用范围比多管芯的更广更灵活一些。单管芯MOSFET有Gate、Source、Drain三个电极，双管芯MOSFET则有2个Gate、2个Source、2个Drain共6个电极，其封装至少需要6个端子，可选择的封装形式有SOT23-6、SOP8等等。SOP8封装散热性更好，但封装体积大，内阻较大，用来封装双管MOS则有2个端子浪费掉了，且封装成本高；SOT23-6散热性、内阻和体积都比较适中，但用来封装超小型的双管MOS芯片(长边不超过0.5mm)则体积占用得大了一些，在便携式电子产品对于体积格外敏感的今天显得不那么适合。
实用新型内容
本实用新型的目的在于克服上述现有技术中超小型双管MOS芯片封装结构体积大以及成本过高的不足，提供了一种SOT双芯片引线框架结构。
本实用新型是这样实现的：一种SOT双芯片引线框架结构，其包括内引脚、外引脚以及两个用于安装芯片的基岛，其中，所述基岛以及所述内引脚均位于一四边形内，且两个所述基岛分别位于该四边形的一组对角处，所述内引脚的数量为4个，每个所述基岛旁沿着该四边形的横边排列有2个所述内引脚，每个所述基岛分别电连接两个所述内引脚，所述外引脚的数量为6个，每个所述外引脚的内端分别连接一个所述内引脚或者所述基岛。
作为本实用新型的一个优选方案，所述内引脚与相邻的所述内引脚之间的距离大于等于0.125mm。
作为本实用新型的一个优选方案，所述内引脚与相邻的所述基岛之间的距离大于等于0.125mm。
作为本实用新型的一个优选方案，所述外引脚与相邻的所述外引脚之间的距离为0.15mm。
作为本实用新型的一个优选方案，所述基岛的长度为0.7mm，所述基岛的宽度为0.49mm。
本实用新型还提供了一种SOT双芯片引线框架组件，其包括基板以及多个如上述所述的SOT双芯片引线框架结构。
作为本实用新型的一个优选方案，多个所述SOT双芯片引线框架结构呈矩阵式排列设置在所述基板上。
作为本实用新型的一个优选方案，多个所述SOT双芯片引线框架结构呈6排排列设置在所述基板上。
作为本实用新型的一个优选方案，所述基板的长度为215.6mm，所述基板的宽度为28.08mm。
作为本实用新型的一个优选方案，所述SOT双芯片引线框架结构的数量为336。
本实用新型提供的一种SOT双芯片引线框架结构，相对于现有技术，其具有6个有效的外引脚，两个基岛，可适用于封装两颗分别需要3个引出端子的芯片，尤其是两颗MOS管芯的产品(双N管、双P管或N+P复合管，长边不超过0.5mm)，其整体体积较小，封装后可满足电子产品对于小体积的需求，可以满足封装后对于散热性以及内阻的需求，生产制造较为简单，成本相对较低。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
以下附图仅旨在于对本实用新型做示意性说明和解释，并不限定本实用新型的范围。
图1是本实用新型实施例提供的SOT双芯片引线框架结构的结构示意图；
图2是本实用新型实施例提供的SOT双芯片引线框架组件的结构示意图；
部分附图标号说明：
100、SOT双芯片引线框架结构；
110、基岛；120、内引脚；130、外引脚；
200、SOT双芯片引线框架组件；
210、基板。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
实施例
请参阅图1，本实施例提供了一种SOT双芯片引线框架结构100，其包括内引脚120、外引脚130以及两个用于安装芯片的基岛110，其中，基岛110以及内引脚120均位于一四边形A内，且两个基岛110分别位于该四边形A的一组对角处，内引脚120的数量为4个，每个基岛110旁沿着该四边形A的横边排列有2个内引脚120，每个基岛110分别电连接两个内引脚120(如图1所示，可通过导线实现电连接)，外引脚130的数量为6个，每个外引脚130的内端分别连接一个内引脚120或者基岛110。
上述中，具体的，该SOT双芯片引线框架结构100，其具有6个有效的外引脚130，两个基岛110，可适用于封装两颗分别需要3个引出端子的芯片，尤其是两颗MOS管芯的产品(双N管、双P管或N+P复合管，长边不超过0.5mm)，其整体体积较小，封装后可满足电子产品对于小体积的需求，可以满足封装后对于散热性以及内阻的需求，生产制造较为简单，成本相对较低。
作为本实用新型的一个优选方案，内引脚120与相邻的内引脚120之间的距离B大于等于0.125mm。
作为本实用新型的一个优选方案，内引脚120与相邻的基岛110之间的距离C大于等于0.125mm。
作为本实用新型的一个优选方案，外引脚130与相邻的外引脚130之间的距离D为0.15mm。
作为本实用新型的一个优选方案，基岛110的长度为0.7mm，基岛110的宽度为0.49mm。
上述中，具体的，通过合理设置内引脚120与相邻的内引脚120之间的距离B以及内引脚120与相邻的基岛110之间的距离C的大小，可保证冲压生产SOT双芯片引线框架结构100时凸模的耐用性(不低于0.125mm)，既保证了冲压该SOT双芯片引线框架结构100时生产的安全性(间隙越宽，凸模越不容易断)，又对提升产品引脚间压差有明显的效果。
请参阅图2，本实施例还提供了一种SOT双芯片引线框架组件200，其包括基板210以及多个如上述的SOT双芯片引线框架结构100。
具体的，SOT双芯片引线框架组件200可采用卷带结构，单条SOT双芯片引线框架结构100整体长宽和单元步距调整到与常规6排SOT-23框架接近，以便共用切断模具，节约框架成本。
并且，该SOT双芯片引线框架组件200具备前述中SOT双芯片引线框架结构100的全部功能以及效果，具体可参考前述，在此不做赘述。
作为本实用新型的一个优选方案，多个SOT双芯片引线框架结构100呈矩阵式排列设置在基板210上。
作为本实用新型的一个优选方案，多个SOT双芯片引线框架结构100呈6排排列设置在基板210上。
作为本实用新型的一个优选方案，基板210的长度为215.6mm，基板210的宽度为28.08mm。
作为本实用新型的一个优选方案，SOT双芯片引线框架结构100的数量为336。
上述中，具体的，该SOT双芯片引线框架组件200通过采用高密度设计，分割成单条框架后，一块215.6*28.08mm2的基板上的单元数量达到336颗(0.055颗\/mm2<\/sup>)，框架利用率高。
本实用新型实施例提供的一种SOT双芯片引线框架结构，相对于现有技术，其具有6个有效的外引脚，两个基岛，可适用于封装两颗分别需要3个引出端子的芯片，尤其是两颗MOS管芯的产品(双N管、双P管或N+P复合管，长边不超过0.5mm)，其整体体积较小，封装后可满足电子产品对于小体积的需求，可以满足封装后对于散热性以及内阻的需求，生产制造较为简单，成本相对较低。
上述中，可以理解的是，除非另外定义，本实用新型使用的技术术语或者科学术语应当为本实用新型所属领域内具有一般技能的人士所理解的通常意义。本实用新型中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
同时有以下几点需要说明：
(1)除非另作定义，本实用新型的实施例及附图中，同一标号代表同一含义。
(2)本实用新型实施例附图中，只涉及到与本实用新型实施例涉及到的结构，其他结构可参考通常设计。
(3)为了清晰起见，在用于描述本实用新型的实施例的附图中，层或区域的厚度被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
(4)在不冲突的情况下，本实用新型的同一实施例及不同实施例中的特征可以相互组合。
以上仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换或改进等，均应包含在本实用新型的保护范围之内。
设计图
相关信息详情
申请码:申请号:CN201920306034.1
申请日:2019-03-11
公开号:公开日:国家:CN
国家/省市:94(深圳)
授权编号:CN209515654U
授权时间:20191018
主分类号:H01L 23/495
专利分类号:H01L23/495
范畴分类:38F;
申请人:深圳市信展通电子有限公司
第一申请人:深圳市信展通电子有限公司
申请人地址:518000 广东省深圳市宝安区福海街道桥头社区鑫豪第二工业区厂房一栋B1一层整栋
发明人:施锦源;刘兴波;宋波;唐海波
第一发明人:施锦源
当前权利人:深圳市信展通电子有限公司
代理人:谭雪婷;谢亮
代理机构:44384
代理机构编号:深圳市中科创为专利代理有限公司
优先权:关键词:当前状态:审核中
类型名称:外观设计