全文摘要
本实用新型涉及计算机技术领域，具体提供了一种基于FPGA的I2C\/SPI配置IP核。所述IP核设置在FPGA上，由一个串口模块、一个AXIMaster模块、若干个AXISlave模块、若干个I2CMaster模块和若干个SPIMaster模块组成；所述串口模块与AXIMaster模块相连，I2CMaster模块和多个SPIMaster模块均通过AXISlave模块与AXIMaster模块相连接。与现有技术相比，本实用新型的基于FPGA的I2C\/SPI配置IP核，具有设计合理、结构简单、易于加工、体积小、使用方便等特点，具有良好的推广价值。
主设计要求
1.一种基于FPGA的I2C\/SPI配置IP核，其特征在于：所述IP核设置在FPGA上，由一个串口模块、一个AXIMaster模块、若干个AXISlave模块、若干个I2CMaster模块和若干个SPIMaster模块组成；所述串口模块与AXIMaster模块相连，I2CMaster模块和多个SPIMaster模块均通过AXISlave模块与AXIMaster模块相连接。
设计方案
1.一种基于FPGA的I2C\/SPI配置IP核，其特征在于：所述IP核设置在FPGA上，由一个串口模块、一个AXI Master模块、若干个AXI Slave模块、若干个I2C Master模块和若干个SPIMaster模块组成；
所述串口模块与AXIMaster模块相连，I2C Master模块和多个SPIMaster模块均通过AXI Slave模块与AXI Master模块相连接。
2.根据权利要求1所述的一种基于FPGA的I2C\/SPI配置IP核，其特征在于：所述AXIMaster模块最多10个，AXI Slave模块最多5个，I2C Master模块最多5个。
3.根据权利要求2所述的一种基于FPGA的I2C\/SPI配置IP核，其特征在于：I2C Master模块和SPI Master模块均设置有对外接口。
4.根据权利要求1、2或3所述的一种基于FPGA的I2C\/SPI配置IP核，其特征在于：所述串口模块为专用RS232串口配置模块。
5.根据权利要求4所述的一种基于FPGA的I2C\/SPI配置IP核，其特征在于：所述专用RS232串口配置模块连接有控制终端设备。
6.根据权利要求5所述的一种基于FPGA的I2C\/SPI配置IP核，其特征在于：所述的控制终端为PC机。
7.根据权利要求1所述的一种基于FPGA的I2C\/SPI配置IP核，其特征在于：所述FPGA上设置一个或多个IP核。
设计说明书
技术领域
本实用新型涉及计算机技术领域，具体提供一种基于FPGA的I2C\/SPI配置IP核。
背景技术
在现阶段项目调试中，每次对带有I2C接口或者SPI接口的芯片进行配置时都需要重新编写程序进行配置，每次修改其中一个寄存器的值FPGA代码都需要重新编译一次，这样严重了影响了板卡调试速度。
发明内容
本实用新型是针对上述现有技术的不足，提供一种设计合理、结构简单、使用安全的基于FPGA的I2C\/SPI配置IP核。
本实用新型解决其技术问题所采用的技术方案是：
一种基于FPGA的I2C\/SPI配置IP核，所述IP核设置在FPGA上，由一个串口模块、一个AXI Master模块、若干个AXI Slave模块、若干个I2C Master模块和若干个SPI Master模块组成；
所述串口模块与AXI Master模块相连，I2C Master模块和多个SPI Master模块均通过AXI Slave模块与AXI Master模块相连接。
进一步的，所述AXI Master模块最多10个，AXI Slave模块最多5个，I2C Master模块最多5个。
进一步的，I2C Master模块和SPI Master模块均设置有对外接口。
优选的，所述串口模块为专用RS232串口配置模块。
进一步的，所述专用RS232串口配置模块连接有控制终端设备。
优选的，所述的控制终端为PC机。
进一步的，所述FPGA上设置一个或多个IP核。
本实用新型的基于FPGA的I2C\/SPI配置IP核和现有技术相比，具有以下突出的有益效果：
1、本实用新型可以解决现阶段项目调试过程中对带有I2C接口或者SPI接口的芯片进行配置时都需要重新编写程序进行配置的问题，提高了板卡调试的速度。
2、适用的范围广，可广泛的应用到信息控制中心、呼叫中心、证券\/金融交易系统、银行数据中心、工业控制环境、教学环境、测试中心、汽车电子等场所。
3、利用AXI Master模块与I2C Master模块和SPI Master模块相互的配合，使信号传输更加的稳定，结构更加清晰。
4、具有设计合理、结构简单、易于加工、体积小、使用方便等特点。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
附图1是一种基于FPGA的I2C\/SPI配置IP核的结构框图；
附图2是FPGA上配置2个IP核的结构框图；
具体实施方式
下面结合附图和具体实施例对本实用新型作进一步说明，但不作为对本实用新型的限定。
在本实用新型中，在未作相反说明的情况下，使用的方位词如“上、下、左、右”通常是指参考附图所示的上、下、左、右；“内、外”是指相对于各部件本身的轮廓的内、外。
下面给出一个最佳实施例：
参照附图1、2，本实施例的基于FPGA的I2C\/SPI配置IP核，FPGA上固定有2个IP核，IP核由1个专用RS232串口配置模块、1个AXI Master模块、10个AXI Slave模块、5个I2CMaster模块和5个SPI Master模块组成。
专用RS232串口配置模块信号输出端与AXI Master模块连接，信号输入端与PC机连接，AXI Master模块与10个AXI Slave模块相连接，其中5个AXI Slave模块与5个I2CMaster模块相连接，另外5个AXI Slave模块与5个SPI Master模块相连接。
5个I2C Master模块和5个AXI Slave模块均设有对外接口，用于连接储存设备。如图2所示，I2C Master模块连接的储存设备型号为LM96163的芯片，此处也可以换成型号为SI5338的芯片或者是其他符合的芯片都可以。AXI Slave模块连接的储存设备型号为W25Q64的芯片，此处储存设备的型号也不限W25Q64的芯片，满足条件即可。
本实用新型的基于FPGA的I2C\/SPI配置IP核在使用时，利用FPGA的可重构及可编程性，可以对IP核进行重复使用扩展串口，并可选择I2C\/SPI接口数量。由PC机发送指令，经专用RS232串口配置模块到达AXI Master模块，AXIMaster模块根据不同的信号经AXISlave模块发送到相应的I2C Master模块和SPI Master模块中，命令完成后经各自的通道返回PC机。
以上所述的实施例，只是本实用新型较优选的具体实施方式的一种，本领域的技术人员在本实用新型技术方案范围内进行的通常变化和替换都应包含在本实用新型的保护范围内。
设计图
相关信息详情
申请码:申请号:CN201921187048.2
申请日:2019-07-26
公开号:公开日:国家:CN
国家/省市:88(济南)
授权编号:CN209842616U
授权时间:20191224
主分类号:G06F13/42
专利分类号:G06F13/42
范畴分类:40B;
申请人:山东浪潮人工智能研究院有限公司
第一申请人:山东浪潮人工智能研究院有限公司
申请人地址:250100 山东省济南市高新区浪潮路1036号浪潮科技园S05楼北六层
发明人:张孝飞;赵素梅;刘强
第一发明人:张孝飞
当前权利人:山东浪潮人工智能研究院有限公司
代理人:罗文曌
代理机构:37100
代理机构编号:济南信达专利事务所有限公司 37100
优先权:关键词:当前状态:审核中
类型名称:外观设计