一种改善EMI的MOSFET论文和设计-李加洋

全文摘要

本实用新型公开了一种改善EMI的MOSFET。包括衬底和外延层，外延层上侧长有栅氧化层，栅氧化层上侧沉积有栅极多晶，栅极多晶具有固定电阻率，栅极多晶上侧沉淀有介质层，介质层上刻蚀有第一连接孔和第二连接孔，介质层上侧间隔设有条栅金属引线和栅开窗金属，条栅金属引线和栅开窗金属分均与栅极多晶连接。本实用新型通过将条栅金属引线与栅开窗金属分开，并分别通过第一连接孔和第二连接孔与栅极多晶连接，进而在第一连接孔与第二连接孔之间的栅极多晶形成增加的栅极电阻的一部分，从而提高栅极电阻值，进而提高MOSFET的EMI；调节第一连接孔与第二连接孔之间的距离，使得栅极电阻值线性可调，从而适用于不同EMI需求的MOSFET。

主设计要求

1.一种改善EMI的MOSFET，其特征在于，包括第一导电类型的衬底，所述衬底上侧设有外延层，所述外延层上侧长有栅氧化层，所述栅氧化层上侧沉积有栅极多晶，所述栅极多晶经第二导电类型杂质掺杂和第一导电类型杂质普注形成具有固定电阻率的栅极多晶，所述栅极多晶上侧沉淀有介质层，所述介质层上刻蚀有第一连接孔和第二连接孔，所述介质层上侧间隔设有条栅金属引线和栅开窗金属，所述条栅金属引线通过第一连接孔与栅极多晶连接，所述栅开窗金属通过第二连接孔与栅极多晶连接。

设计方案

2.根据权利要求1所述的改善EMI的MOSFET，其特征在于，所述第二连接孔为多个，以增加栅开窗金属的附着强度。

3.根据权利要求1所述的改善EMI的MOSFET，其特征在于，所述栅氧化层的厚度为600Å至1000Å。

4.根据权利要求1所述的改善EMI的MOSFET，其特征在于，所述栅极多晶的厚度为6000Å。

设计说明书

技术领域

本实用新型涉及半导体领域，具体涉及一种改善EMI的MOSFET。

背景技术

VDMOS(Vertical Double-diffused Metal Oxide Semicondector，垂直双扩散金属氧化物半导体)器件具有开关速度快，开关损耗小，输入阻抗高，电压驱动，高频率等优点，高压VDMOS器件作为功率开关管被广泛应用于开关电源等领域。由于其工作在ON-OFF的快速循环转换状态，dv\/dt和di\/dt都在急剧变化，成为电场耦合和磁场耦合的主要干扰源，也就是常说的EMI（电磁干扰）的主要来源。通常提高EMI性能有两种方式：增加Rg和Cgd，主要分别通过减小POLY掺杂浓度和栅氧厚度来增加Rg和Cgd，减小栅氧厚度又存在漏电偏大的风险。现有的MOS器件的Gate PAD金属与Gate bus相连，Gate bus通过接触孔与有源区的Gate POLY条连接，芯片尺寸和元胞结构不变时，Rg值与Gate POLY的掺杂浓度有关，Rg调节幅度有限，且存在费米能级不匹配的风险。因此，通过这两种方式来提高EMI均具有一定的缺陷。

实用新型内容

本实用新型的目的是针对现有技术存在的不足，提供一种改善EMI的MOSFET。

为实现上述目的，本实用新型提供了一种改善EMI的MOSFET，包括第一导电类型的衬底，所述衬底上侧设有外延层，所述外延层上侧长有栅氧化层，所述栅氧化层上侧沉积有栅极多晶，所述栅极多晶经第二导电类型杂质掺杂和第一导电类型杂质普注形成具有固定电阻率的栅极多晶，所述栅极多晶上侧沉淀有介质层，所述介质层上刻蚀有第一连接孔和第二连接孔，所述介质层上侧间隔设有条栅金属引线和栅开窗金属，所述条栅金属引线通过第一连接孔与栅极多晶连接，所述栅开窗金属通过第二连接孔与栅极多晶连接。

进一步的，所述第二连接孔为多个，以增加栅开窗金属的附着强度。

进一步的，所述栅氧化层的厚度为600Å至1000Å。

进一步的，所述栅极多晶的厚度为6000Å。

有益效果：本实用新型通过将条栅金属引线与栅开窗金属分开，并分别通过第一连接孔和第二连接孔与栅极多晶连接，进而在第一连接孔与第二连接孔之间的栅极多晶形成增加的栅极电阻的一部分，从而提高栅极电阻值，进而提高MOSFET的EMI；调节第一连接孔与第二连接孔之间的距离，使得栅极电阻值线性可调，从而适用于不同EMI需求的MOSFET。

附图说明

图1是在衬底上设置外延的示意图；

图2是在外延上层长栅氧化层的示意图；

图3是在栅氧化层上侧沉积多晶后的示意图；

图4是在栅极多晶上侧长介质层并刻蚀出第一连接孔和第二连接孔的示意图；

图5是改善EMI的MOSFET的结构示意图；

图6是图4的俯视示意图。

具体实施方式

下面结合附图和具体实施例，进一步阐明本实用新型，本实施例在以本实用新型技术方案为前提下进行实施，应理解这些实施例仅用于说明本实用新型而不用于限制本实用新型的范围。

如图5所示，本实用新型实施例提供了一种改善EMI的MOSFET，衬底1和外延层2，其中，衬底1为第一导电类型重掺杂类型，外延层2为第一导电类型轻掺杂类型。在外延层2的上侧长有栅氧化层3，栅氧化层3的厚度优选为600Å至1000Å，具体厚度可依据Vth（开启电压）和Pbody注入剂量作适当调整。在栅氧化层3的上侧沉积有栅极多晶4，栅极多晶4的厚度优选为6000Å。栅极多晶4经第二导电类型杂质掺杂和第一导电类型杂质普注形成具有固定电阻率的栅极多晶。形成具有固定电阻率的栅极多晶4。在栅极多晶4的上侧沉淀有介质层5，在介质层5上刻蚀有第一连接孔6和第二连接孔7，在介质层5的上侧间隔设有条栅金属引线（Gate bus metal）8和栅开窗金属（Gate PAD metal）9，条栅金属引线（Gate bus metal）8通过第一连接孔6与栅极多晶4连接，栅开窗金属（Gate PAD metal）9通过第二连接孔7与栅极多晶4连接。为了防止栅开窗金属（Gate PAD metal）9与栅极多晶4连接脱离，第二连接孔7优选为多个，进而增加栅开窗金属（Gate PAD metal）9的附着在介质层5上的强度，提高连接的可靠性。

在使用时，条栅金属引线（Gate bus metal）8用来控制元胞区内所有的元胞开关工作，栅开窗金属（Gate PAD metal）9外连栅极管脚，这样，第一连接孔6与最靠近第一连接孔6的第二连接孔7之间的栅极多晶4就形成的电阻Rg1，第一连接孔6靠近元胞区一侧（图中左侧）的栅极多晶4就形成的电阻Rg2，栅极电阻Rg= Rg1+ Rg2，其中，Rg1为：

Rg1∝Rsq*L\/W

其中，Rsq为单位面积电阻，L为第一连接孔6与第二连接孔7的间距，W为栅极多晶4的宽度。Rsq与第二导电类型杂质的掺杂浓度和第一导电类型杂质的注入剂量有关。一般而言，可以通过减小栅极多晶4中的第二导电类型杂质的掺杂浓度来提高Rsq，进而提高Rg，但栅极多晶4中第二导电类型杂质的掺杂浓度降低到一定程度，会改变“金属-介质-半导体”层间的费米能级，从而影响器件正常关断。也可降低栅极多晶4中的第二导电类型杂质的注入剂量来提高Rsq，但这样一方面会使沟道长度增加，影响开启电压（Vth），同时存在漏电偏大的风险。因此，通过增加Rsq调节Rg的调节范围较小，无法满足应用需求。

结合图5和图6，通过上式可以看出，在器件尺寸不变的情况下，通过调节第一连接孔6与第二连接孔7的间距L，即可调节电阻Rg1的大小，进而使得Rg的大小线性可调，从而适用于不同EMI需求的MOSFET。

本实用新型实施例的改善EMI的MOSFET的制造步骤如下：

步骤1: 如图1所示，提供第一导电类型的衬底1，并在衬底1上侧制作外延层2。

步骤2：如图2所示，在外延层2上侧长栅氧化层3。栅氧化层的厚度优选为600Å至1000Å，具体厚度可依据Vth（开启电压）和Pbody注入剂量作适当调整。

步骤3：如图3所示，在栅氧化层3上侧沉积多晶，并刻蚀形成与元胞区域分开的栅极多晶4。

步骤4：向栅极多晶4执行第二导电类型杂质掺杂和第一导电类型杂质普注操作，以形成具有固定电阻率的栅极多晶4。栅极多晶4的厚度为6000Å。

步骤5：如图4所示，在栅极多晶4上侧沉淀介质层5，并在介质层5上刻蚀出第一连接孔6和第二连接孔7。其中，第二连接孔7优选为多个，以增加栅开窗金属的附着强度。

步骤6：如图5所示，在介质层5上侧溅射金属，并刻蚀形成间隔设置的条栅金属引线（Gate bus metal）8和栅开窗金属（Gate PAD metal）9，条栅金属引线（Gate bus metal）8通过第一连接孔6与栅极多晶4连接，栅开窗金属（Gate PAD metal）9通过第二连接孔7与栅极多晶4连接。

需要说明的是，以NMOS为例说明，上述第一导电类型为N型，第二导电类型为P型，栅极多晶4执行的是Pbody掺杂和N+普注。以PMOS为例说明，上述第一导电类型为P型，第二导电类型为N型，栅极多晶4执行的是Nbody掺杂和P+普注。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，其它未具体描述的部分，属于现有技术或公知常识。在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

设计图

一种改善EMI的MOSFET论文和设计

一种改善EMI的MOSFET论文和设计-李加洋

全文摘要

主设计要求

设计方案

设计说明书

设计图

相关信息详情

猜你喜欢