全文摘要
本实用新型公开了一种具有多接口的视频编码电路，包括：ARM图像编码模块，集成LINUX系统，用于实现H.264\/H.265编码处理；DDR3模块，提供第一内存空间；Flash模块，提供第二内存空间；板对板连接座模块，用于实现与外部设备连接的模块；所述板对板连接座模块与ARM图像处理模块连接，所述ARM图像处理模块连接DDR3模块和flash模块。本实用新型提供的ARM图像处理模块集成LINUX系统，提供的丰富接口可供开发定制，模块化设计增加了产品应用的灵活性，从而可方便快捷规模化进行生产，提高成本效益。
主设计要求
1.一种具有多接口的视频编码电路，其特征在于，包括：ARM图像编码模块，集成LINUX系统，用于实现H.264\/H.265编码处理；DDR3模块，提供第一内存空间；Flash模块，提供第二内存空间；板对板连接座模块，用于实现与外部设备连接的模块；所述板对板连接座模块与ARM图像处理模块连接，所述ARM图像处理模块连接DDR3模块和flash模块。
设计方案
1.一种具有多接口的视频编码电路，其特征在于，包括：
ARM图像编码模块，集成LINUX系统，用于实现H.264\/H.265编码处理；
DDR3模块，提供第一内存空间；
Flash模块，提供第二内存空间；
板对板连接座模块，用于实现与外部设备连接的模块；
所述板对板连接座模块与ARM图像处理模块连接，所述ARM图像处理模块连接DDR3模块和flash模块。
2.根据权利要求1所述的一种具有多接口的视频编码电路，其特征在于，所述flash模块采用Nand flash存储器。
3.根据权利要求1所述的一种具有多接口的视频编码电路，其特征在于，所述ARM图像编码模块包括：用于与DDR3模块连接的DDR接口芯片、用于处理外部转接接口信号的第一MISC接口芯片、用于对存储器信息进行处理的第二MISC接口芯片、用于对总线信号进行控制的第三MISC接口芯片和用于供电的电源芯片。
4.根据权利要求3所述的一种具有多接口的视频编码电路，其特征在于，所述外部转接接口信号包括SDIO、LINE IN\/OUT、CVBS、UART、USB、I 2<\/sup>C信号。
5.根据权利要求3所述的一种具有多接口的视频编码电路，其特征在于，所述存储器信息包括RGMII、FLASH读写信号。
6.根据权利要求3所述的一种具有多接口的视频编码电路，其特征在于，所述总线信号包括BT1120、SPI、I2<\/sup>S、GPIO信号。
7.根据权利要求3所述的一种具有多接口的视频编码电路，其特征在于，所述电源芯片输出的电压值包括3.3V、1.5V、1.1V。
设计说明书
技术领域
本发明涉及一种视频编码技术领域，具体涉及到一种具有多接口的视频编码电路。
背景技术
凭借着H.264\/H.265编码解技术的发展，得以用极低网络带宽实现高清实时视频传输，相关IP摄像机，编解码产品越来越广泛的应用于各行各业。
现有技术中，编解码性能较弱，接口单一，不能对不同接口的摄像头传感器实现对接，安装使用很不方便。
实用新型内容
本发明所要解决的技术问题在于针对上述现有技术中的不足，提供一种具有多接口的视频编码电路。方便对接不同性能的摄像头传感器，方便升级维护，可实现接口通用化生产的编码模块。
本实用新型采用的技术方案为：一种具有多接口的视频编码电路，包括：
ARM图像编码模块，集成LINUX系统，用于实现H.264\/H.265编码处理；
DDR3模块，提供第一内存空间；
Flash模块，提供第二内存空间；
板对板连接座模块，用于实现与外部设备连接的模块；
所述板对板连接座模块与ARM图像处理模块连接，所述ARM图像处理模块连接DDR3模块和flash模块。
作为本实用新型的进一步技术方案：所述flash模块采用Nand flash存储器。
作为本实用新型的进一步技术方案：所述ARM图像编码模块包括：用于与DDR3模块连接的DDR接口芯片、用于处理外部转接接口信号的第一MISC接口芯片、用于对存储器信息进行处理的第二MISC接口芯片、用于对总线信号进行控制的第三MISC接口芯片和用于供电的电源芯片。
作为本实用新型的进一步技术方案：所述外部转接接口信号包括SDIO、LINE IN\/OUT、CVBS、UART、USB、I 2<\/sup>C信号。
作为本实用新型的进一步技术方案：所述存储器信息包括RGMII、FLASH读写信号。
作为本实用新型的进一步技术方案：所述总线信号包括BT1120、SPI、I2<\/sup>S、GPIO信号。
作为本实用新型的进一步技术方案：所述电源芯片输出的电压值包括3.3V、1.5V、1.1V。
本发明的有益效果：
本实用新型提供的ARM图像处理模块集成LINUX系统，提供各种API接口，可进行1路1080P60Hz H.264\/H.265编码处理，提供的丰富接口可供开发定制，模块化设计增加了产品应用的灵活性，DDR3模块用于为ARM图像编码模块模块提供2Gbit小系统内存空间；NandFlash模块用于为所述ARM图像编码模块提供4Gbit数据存储空间；接口丰富，从而可方便快捷规模化进行生产，提高成本效益。
附图说明
图1为本实用新型提出的一种具有多接口的视频编码电路模块示意图；
图2为本实用新型提出的DDR接口芯片电路图；
图3为本实用新型提出的第一MISC接口芯片电路图；
图4为本实用新型提出的第二MISC接口芯片电路图；
图5为本实用新型提出的第三MISC接口芯片电路图；
图6为本实用新型提出的电源芯片电路图；
图7为图1所示的DDR3模块示例电路原理图；
图8为图1所示Nand Flash模块示例电路原理图；
图9为本实用新型提出的板对板连接座模块示例电路原理图；
图10为本实用新型提出的板对板连接座模块示例电路原理图；
图11为本实用新型提出的板对板连接座模块示例电路原理图。
具体实施方式
下面结合附图及实施例描述本实用新型具体实施方式：
参见图1和图8，其中图1为本实用新型提出的一种具有多接口的视频编码电路模块示意图；图2为本实用新型提出的DDR接口电路图；图3为本实用新型提出的第一MISC接口芯片电路图；图4为本实用新型提出的第二MISC接口芯片电路图；图5为本实用新型提出的第三MIS接口C芯片电路图；图6为本实用新型提出的电源芯片电路图；图7为图1所示的DDR3模块示例电路原理图；图8为图1所示Nand Flash模块示例电路原理图。
如图1和图8所示，一种具有多接口的视频编码电路，包括：
ARM图像编码模块，集成LINUX系统，用于实现H.264\/H.265编码处理；
DDR3模块，提供第一内存空间；
Flash模块，提供第二内存空间；
板对板连接座模块，用于实现与外部设备连接的模块；
所述板对板连接座模块与ARM图像处理模块连接，所述ARM图像处理模块连接DDR3模块和flash模块。
其中flash模块采用Nand flash器。
本实施例中，ARM图像编码模块包括：用于与DDR3模块连接的DDR接口芯片、用于处理外部转接接口信号的第一MISC接口芯片、用于对存储器信息进行处理的第二MISC接口芯片、用于对总线信号进行控制的第三MISC接口芯片和用于供电的电源芯片。
其中，外部转接接口信号包括SDIO、LINE IN\/OUT、CVBS、UART、USB、I 2<\/sup>C信号；存储器信息包括RGMII、FLASH读写信号；总线信号包括BT1120、SPI、I2<\/sup>S、GPIO信号；电源芯片输出的电压值包括3.3V、1.5V、1.1V。
板对板连接座包含的信号3.3V,1.5V,1.1V,SPI,I2C,USB,BT1120,UART,I2S,RESET,LINE IN,LINE OUT,JTAG,RGMII,MDIO,CVBS,GPIO分别与ARM图像处理模块相连。集成LINUX系统，提供各种API接口，可进行1路1080P60Hz H.264\/H.265编码处理；提供的丰富接口可供开发定制诸如与CMOS SENSOR通过连接器相接组成IP摄像机产品，与相应接口连接组成高清实时编码器等产品，模块化设计增加了产品应用的灵活性；DDR3模块用于为ARM图像编码模块模块提供2Gbit小系统内存空间；Nand Flash模块用于为所述ARM图像编码模块提供4Gbit数据存储空间。
图9至图11为本实用新型提出的板对板连接座模块示例电路原理图；
其中J15用于连接SPI,BT1120等信号、J16用于连接3.3V,1.5V,1.1V,UART,I2S,GPIO等信号，J17用于连接JTAG,LINE IN\/OUT,SDIO,BT1120,CVBS,RGMII等信号。
H.264\/H.265视频编码模块可凭借规范化的接口对接不同性能的摄像头传感器，或者对接各种现有HDMI、VGA，CVBS接口解码后的BT1120信号以实现音视频采集，从而送至ARM图像编码模块进行编码并通过网络发送，该电路模块体积为82MMX82MM，体积小，接口丰富，从而可方便快捷规模化进行生产，提高成本效益。
上面结合附图对本发明优选实施方式作了详细说明，但是本发明不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。
不脱离本发明的构思和范围可以做出许多其他改变和改型。应当理解，本发明不限于特定的实施方式，本发明的范围由所附权利要求限定。
设计图
相关信息详情
申请码:申请号:CN201920009383.7
申请日:2019-01-03
公开号:公开日:国家:CN
国家/省市:81(广州)
授权编号:CN209299429U
授权时间:20190823
主分类号:H04N 19/42
专利分类号:H04N19/42;H04N5/765
范畴分类:39C;
申请人:广东杰凯科技开发有限公司
第一申请人:广东杰凯科技开发有限公司
申请人地址:510220 广东省广州市海珠区新港东路琶洲新村蟠龙新街3号(11号楼)1506室
发明人:闫志宏;王威
第一发明人:闫志宏
当前权利人:广东杰凯科技开发有限公司
代理人:吕诗
代理机构:44537
代理机构编号:广州汇航专利代理事务所(普通合伙) 44537
优先权:关键词:当前状态:审核中
类型名称:外观设计