全文摘要
本实用新型的实施例涉及电光相位调制器。一种电光相位调制器包括由条带的堆叠制成的波导。堆叠包括由第一导电类型的掺杂半导体材料制成的第一条带、由导电材料或第二导电类型的掺杂半导体材料制成的第二条带、以及由第一导电类型的掺杂半导体材料制成的第三条带。第二条带通过由介电材料制成的第一接口层被与第一条带分开，并且第三条带通过由介电材料制成的第二接口层被与第二条带分开。
主设计要求
1.一种电光相位调制器，其特征在于，包括：波导，包括以下构成的堆叠：由第一导电类型的掺杂半导体材料制成的第一条带；由导电材料或第二导电类型的掺杂半导体材料中的一个制成的第二条带；由所述第一导电类型的掺杂半导体材料制成的第三条带；由介电材料制成的、将所述第二条带与所述第一条带分开的第一接口层；以及由介电材料制成的、将所述第三条带与所述第二条带分开的第二接口层，其中所述第二条带的厚度小于所述第一条带的厚度的五分之一和所述第三条带的厚度的五分之一。
设计方案
1.一种电光相位调制器，其特征在于，包括：
波导，包括以下构成的堆叠：
由第一导电类型的掺杂半导体材料制成的第一条带；
由导电材料或第二导电类型的掺杂半导体材料中的一个制成的第二条带；
由所述第一导电类型的掺杂半导体材料制成的第三条带；
由介电材料制成的、将所述第二条带与所述第一条带分开的第一接口层；以及
由介电材料制成的、将所述第三条带与所述第二条带分开的第二接口层，
其中所述第二条带的厚度小于所述第一条带的厚度的五分之一和所述第三条带的厚度的五分之一。
2.根据权利要求1所述的调制器，其特征在于，还包括：用于将所述第一条带和所述第三条带耦合至所述调制器的控制电压的相同第一施加节点的电触点、以及用于将所述第二条带耦合至所述调制器控制电压的第二施加节点的电触点。
3.根据权利要求2所述的调制器，其特征在于，
所述第一条带包括由与所述第一条带相同的材料制成的横向第一延伸区域；
所述第二条带包括由与所述第二条带相同的材料制成的横向第二延伸区域；
所述第三条带包括由与所述第三条带相同的材料制成的横向第三延伸区域；
用于耦合所述第一条带和所述第三条带的所述电触点分别被制作在所述横向第一延伸区域和所述横向第三延伸区域处；以及
用于耦合所述第二条带的所述电触点被制作在所述横向第二延伸区域处。
4.根据权利要求3所述的调制器，其特征在于，所述横向第一延伸区域和所述横向第三延伸区域中的至少一个的厚度分别小于所述第一条带和所述第三条带的厚度。
5.根据权利要求3所述的调制器，其特征在于，所述电触点包括与所述横向第一延伸区域接触的第一电连接金属化部、与所述横向第二延伸区域接触的第二电连接金属化部、以及与所述横向第三延伸区域接触的第三电连接金属化部。
6.根据权利要求5所述的调制器，其特征在于，还包括使所述第一电连接金属化部和所述第三电连接金属化部相互连接的导电轨道。
7.根据权利要求1所述的调制器，其特征在于，所述第一条带、所述第二条带和所述第三条带中的每个条带由从硅和硅锗组成的组中选择的材料制成。
8.根据权利要求7所述的调制器，其特征在于，所述第一条带由所述第一导电类型的掺杂单晶硅制成，所述第二条带由所述第二导电类型的掺杂多晶硅制成，并且所述第三条带由所述第一导电类型的掺杂多晶硅或掺杂硅锗中的一个制成。
9.根据权利要求1所述的调制器，其特征在于，所述第一条带和所述第三条带具有相同的厚度。
10.根据权利要求1至9中任一项所述的调制器，其特征在于，所述第一条带、所述第二条带和所述第三条带具有正或负10％的公差的相同的宽度。
11.根据权利要求1所述的调制器，其特征在于，
所述第一条带包括由与所述第一条带相同的材料制成的横向第一延伸区域；
所述第二条带包括由与所述第二条带相同的材料制成的横向第二延伸区域；以及
所述第三条带包括由与所述第三条带相同的材料制成的横向第三延伸区域。
12.根据权利要求11所述的调制器，其特征在于，所述波导在光传播的纵向方向上延伸，并且所述横向第一延伸区域、所述横向第二延伸区域和所述横向第三延伸区域垂直于所述纵向方向延伸。
13.根据权利要求11所述的调制器，其特征在于，所述横向第一延伸区域和所述横向第三延伸区域在所述波导的一侧上延伸，并且所述横向第二延伸区域在所述波导的相对侧上延伸。
14.根据权利要求11所述的调制器，其特征在于，还包括绝缘体上硅SOI衬底，其中所述横向第一延伸区域由在所述SOI衬底的绝缘体层上的半导体层的部分形成，所述绝缘体层被布置在支撑衬底上。
设计说明书
技术领域
本公开涉及一种电光相位调制器。
背景技术
电光相位调制器是光学通信系统中用于改变光束(例如，激光束)的相位的装置。光束的相位变化使得能够编码信息，然后以光信号的形式来传输。例如，可以在光束调幅系统中使用相位调制器(例如，马赫-曾德尔干涉仪(MZI)型调制器)，来以调幅光信号的形式传输信息。
例如，在法国专利申请FR3041116(对应美国专利申请公开2017\/0075148，通过引用的方式并入本文)中已经提出了一种电光相位调制器，其包括由第一导电类型的掺杂硅的条带和第二导电类型的掺杂硅的条带构成的堆叠，这两个条带通过由介电材料制成的接口层彼此分开以形成电容器。在这种调制器(也称为电容式调制器)中，条带中的每个被耦合至电触点，并且这两个条带的组件由具有比硅的光学指数更低的光学指数的介电材料包围，以形成能够沿纵向条带方向传播光束的波导。在操作时，将波束(例如，激光束)注入波导中。通过在这两个条带之间施加电势差，调制这两个硅条带中的自由载流子的密度。这导致了波导的有效光学指数的改变，从而导致了激光束根据所施加电压的相移。
需要至少部分地改进已知电光相位调制器的某些方面。具体地，需要能够提高光电转换效率，即施加到调制器的控制电压电平与光束的对应相移的比率，以减少调制器的电功率消耗。
实用新型内容
为了解决以上技术问题，本实用新型提供一种电光相位调制器。
根据一个方面，提供了一种电光相位调制器，包括：波导，包括以下构成的堆叠：由第一导电类型的掺杂半导体材料制成的第一条带；由导电材料或第二导电类型的掺杂半导体材料中的一个制成的第二条带；由第一导电类型的掺杂半导体材料制成的第三条带；由介电材料制成的、将第二条带与第一条带分开的第一接口层；以及由介电材料制成的、将第三条带与第二条带分开的第二接口层，其中第二条带的厚度小于第一条带的厚度的五分之一和第三条带的厚度的五分之一。
在一些实施例中，还包括用于将第一条带和第三条带耦合至调制器的控制电压的相同第一施加节点的电触点、以及用于将第二条带耦合至调制器控制电压的第二施加节点的电触点。
在一些实施例中，第一条带包括由与第一条带相同的材料制成的横向第一延伸区域；第二条带包括由与第二条带相同的材料制成的横向第二延伸区域；第三条带包括由与第三条带相同的材料制成的横向第三延伸区域；用于耦合第一条带和第三条带的电触点分别被制作在横向第一延伸区域和横向第三延伸区域处；以及用于耦合第二条带的电触点被制作在横向第二延伸区域处。
在一些实施例中，横向第一延伸区域和横向第三延伸区域中的至少一个的厚度分别小于第一条带和第三条带的厚度。
在一些实施例中，电触点包括与横向第一延伸区域接触的第一电连接金属化部、与横向第二延伸区域接触的第二电连接金属化部、以及与横向第三延伸区域接触的第三电连接金属化部。
在一些实施例中，还包括使第一电连接金属化部和第三电连接金属化部相互连接的导电轨道。
在一些实施例中，第一条带、第二条带和第三条带中的每个条带由从硅和硅锗组成的组中选择的材料制成。
在一些实施例中，第一条带由第一导电类型的掺杂单晶硅制成，第二条带由第二导电类型的掺杂多晶硅制成，并且第三条带由第一导电类型的掺杂多晶硅或掺杂硅锗中的一个制成。
在一些实施例中，第一条带和第三条带具有基本上相同的厚度。
在一些实施例中，第一条带、第二条带和第三条带具有正或负10％的公差的相同的宽度。
在一些实施例中，第一条带包括由与第一条带相同的材料制成的横向第一延伸区域；第二条带包括由与第二条带相同的材料制成的横向第二延伸区域；以及第三条带包括由与第三条带相同的材料制成的横向第三延伸区域。
在一些实施例中，波导在光传播的纵向方向上延伸，并且横向第一延伸区域、横向第二延伸区域和横向第三延伸区域垂直于纵向方向延伸。
在一些实施例中，横向第一延伸区域和横向第三延伸区域在波导的一侧上延伸，并且横向第二延伸区域在波导的相对侧上延伸。
在一些实施例中，还包括绝缘体上硅SOI衬底，其中横向第一延伸区域由在SOI衬底的绝缘体层上的半导体层的部分形成，绝缘体层被布置在支撑衬底上。
本实用新型可以实现有益的技术效果。
附图说明
在下面结合附图对具体实施例的非限定性描述中，将对前述和其它特征和优点进行详细论述，其中：
图1是根据一个实施例的电光相位调制器的示例的简化横截面图；以及
图2A、2B、2C、2D、2E、2F、2G、2H和2I是图示根据一个实施例的制造光电相位调制器的方法的示例的横截面图。
具体实施方式
在各个附图中，相同的元件用相同的附图标记表示；而且，各个附图并非按比例绘制。为了清楚起见，仅示出了有助于理解所描述的实施例的步骤和元件，并且对这些步骤和元件进行了详细描述。具体地，控制电路和可能耦合至所描述的调制器的其它光学或电子部件尚未详细描述，所描述的调制器开始与光学通信系统的常用部件兼容，提供以使本领域技术人员在阅读本说明书时在能力范围内进行可能的必要调适。在下面的描述中，当涉及诸如术语“前”、“后”、“顶”、“底”、“左”、“右”等限定绝对位置的术语、或诸如术语“上方”、“下方”、“上”、“下”等限定相对位置的术语或诸如术语“水平”、“竖直”、“竖直对齐”等限定定向的术语时，参考附图的定向；应当理解，在实践中，装置可能有不同的定向。术语“近似”、“基本上上”和“大约”在本文中用于表示正在考虑中的值的正或负10％(优选正或负5％)的公差。
图1是示意性地图示根据一个实施例的电光相位调制器的示例的横截面图。
图1的调制器包括波导100，该波导100包括基本上上具有相同宽度的三个条带101、103和105的竖直堆叠。图1是沿着与条带101、103和105的纵向方向正交的平面(即沿着与波导100中的光传播方向正交的平面)的横截面图。在图1的横截面图中，每个条带的宽度对应其水平尺寸，并且每个条带的厚度对应其垂直尺寸。
条带101由第一导电类型(图示示例中的类型P)的掺杂半导体材料制成，条带103由第二导电类型(该示例中的类型N)的掺杂半导体材料或导电材料制成，并且条带105由第一导电类型的掺杂半导体材料制成。条带103通过由介电材料制成的接口层107与条带101分开，并且通过由介电材料制成的接口层109与条带105分开。作为一个示例，层107被布置在条带101的顶部并与条带101的上表面接触，条带103被布置在层107的顶部并与层107的上表面接触，层109被布置在条带103的顶部并与条带103的上表面接触，条带105被布置在层109的顶部并与层109的上表面接触，与条带101和103垂直对齐。
条带101和105被电耦合至调制器的控制电压的相同第一施加节点GND，并且条带103被电耦合至调制器控制电压的第二施加节点Vg。
在图示的示例中，条带101、103和105中的每个条带分别通过由与条带相同的材料制成的延伸区域111、113、115在横向上(即在宽度方向上，即在图1的定向中的水平方向上)延续，在延伸区域111、113、115上形成有电触点(图1中未详细示出)，使得能够将条带电耦合至对应的控制节点(用于条带101和105的节点GND和用于条带103的节点Vg)。在该示例中，条带101的延伸区域111和条带105的延伸区域115位于堆叠的相同侧(图1的定向中的右手侧)，而条带103的延伸区域113位于堆叠的相对侧(图1的定向中的左手侧)。然而，所描述的实施例不限于这种特定情况。而且，在该示例中，条带101的延伸区域111比条带101薄，并且条带105的延伸区域115比条带105薄，区域111的下表面位于条带101的下表面的水平处，区域115的上表面位于条带105的上表面的水平处。在这里再次强调，所描述的实施例部限于这种特定配置。作为一种变化，延伸区域111和115中只有一个比对应的条带101或105薄。在另一种变化中，可以省略全部或某些延伸区域，然后直接将电触点设置在条带101、103和\/或105上。
波导100由具有比条带101、103和105的折射指数更低的折射指数的介电材料(图1中未示出)(例如，氧化硅)包围。作为一个示例，介电材料完全覆盖波导的上表面和下表面、以及波导的未覆盖有延伸区域111、113和115的横向表面。
例如，条带101、103和105由硅制成。作为一种变化，条带101和105由硅制成，而条带103由金属制成。作为一个示例，条带101和105具有大于1017<\/sup>原子\/cm3<\/sup>的P型掺杂水平，例如，大约2*1018<\/sup>原子\/cm3<\/sup>。在条带103由硅制成的情况下，条带103可以具有大于1018<\/sup>原子\/cm3<\/sup>的N型掺杂水平，例如，大约5*1018<\/sup>原子\/cm3<\/sup>。例如，接口层107和109由氧化硅制成。与条带101和条带105相比，条带103优选地相对较薄。作为一个示例，条带103的厚度小于条带101的厚度的五分之一和条带105的厚度的五分之一，优选地十分之一。例如，条带101和105具有基本上相同的厚度。作为一个示例，条带101和105每个具有在50到200nm范围内(例如，大约150nm)的厚度，并且条带103具有在5到20nm范围内的厚度。例如，介电接口层107和109的厚度小于条带103的厚度。作为一个示例，层107和109每个具有小于10nm(例如，大约8nm)的厚度。例如，条带101、103和105具有基本上相同的宽度，以将波导100的宽度限定在例如300到600nm范围内(例如，大约350nm)。条带101、103和105可以还具有基本上相同的长度，以将波导100的长度限定在例如0.5到2mm范围内(例如，大约1mm)。
在操作时，将光束(例如，激光束)(未示出)注入到波导中，并且在调制器的控制节点Vg与GND之间施加控制电压。根据所施加的控制电压来改变在两个半导体条带101和105中以及可能在中间条带103中的自由载流子的密度。这导致了波导的有效光学指数的改变，从而导致了激光束根据所施加电压的相移。
与在上面提及的专利申请FR3041116和US2017\/0075148中描述的类型的电容式相位调制器相比，图1的调制器具有更好的电光转换效率的优点。换言之，可以通过施加比传统调制器更低的控制电压来实现给定的相移。
这是由于中间条带103能够更高效地调制在波导100的核处的自由载流子的密度，在波导100的核处，对波导的有效光学指数的影响最强，并且特别是在波导的下部101的上表面附近，以及在波导的上部105的下表面附近。
图2A、2B、2C、2D、2E、2F、2G、2H和2I是图示制造关于图1描述的类型的电光相位调制器的方法的示例的连续步骤的横截面图。图2A、2B、2C、2D、2E、2F、2G、2H和2I是在与图1相同的平面上的横截面图。
图2A示出了初始SOI(绝缘体上半导体)型结构，该SOI型结构包括放置在绝缘层203上的P型掺杂单晶硅层201，该绝缘层203本身被设置在例如由硅制成的支撑衬底205上。在该示例中，例如，绝缘层203是具有在1到2μm范围内的厚度的氧化硅层。例如，硅层201具有大约300nm的厚度。
图2B图示了在硅层201中形成调制器的下部，该下部具体地包括波导100的下条带101和对应的横向延伸区域111。更具体地，在该示例中，提供三个连续的蚀刻步骤(未详细说明)以在层201中界定出三层结构，该三层结构包括：
与波导100的下条带101对应的、具有例如大约150nm的第一厚度的第一区域；
比条带101更薄(例如，具有大约50nm的厚度)的第二区域，以便从条带101的横向表面(在图1的定向中的右边表面)的下部延伸，并且形成调制器的延伸区域111；以及
比条带101更厚(例如，具有与层201的原始厚度相等的厚度)的第三区域207，以便使延伸区域111在与条带101相对的表面上横向延续，并且形成旨在将条带101(经由区域111)电耦合至调制器的控制电压的施加节点的接触区域。
在长度方向(图中未示出)上，例如，区域111和207延伸到与条带101相同的长度。
在蚀刻硅层201的步骤结束时，提供沉积氧化硅层209的步骤，然后是例如通过化学机械抛光(CMP)使层209平坦化的步骤。在图2B的步骤结束时，将由区域101、111和207形成的硅结构完全封装在氧化硅中。更具体地，该结构的横向表面和上表面与氧化硅层209接触，并且该结构的下表面与氧化硅层203的上表面接触。
图2C图示了在层209中形成开口211的步骤，开口211出现(例如，暴露)在条带101的上表面上。在宽度方向上，开口211不仅在条带101的对面延伸，而且在条带101的任一侧上延伸，具体地在横向延伸区域的部分的对面上(向条带101的右侧)延伸，但是没有从区域111露出，区域111的上表面在该步骤结束时仍然由层209保护。但是，开口211不在硅区域207的对面延伸。在长度方向(图中未示出)上，开口211基本上上在条带101的整个长度上延伸。为了形成开口211，例如，通过光刻，首先在氧化硅层209的上表面上形成蚀刻掩膜213。掩膜213包括开口，该开口在俯视图中限定出形成有开口211的区域。然后，实施对层209的未覆盖有掩膜213的区域进行蚀刻的步骤，该蚀刻在硅条带101的上表面上中断。然后，可以将掩膜213移除。
图2D图示了对由先前的部分蚀刻层209的步骤暴露的硅条带101的上表面进行氧化，致使在条带101的上表面上形成波导100的下接口层107的步骤。作为一种变化，层107可以通过在条带101的上表面上沉积氧化硅层来形成。
图2D进一步图示了在上一步骤结束时获得的结构的上表面上沉积由形成波导的中间条带103的材料(在本示例中为N型掺杂多晶硅)制成的层215的步骤。在本示例中，层215基本上沉积在结构的整个上表面上。具体地，层215覆盖开口211的横向壁和底部。具体地，在开口211的底部，层215与接口层107的、和条带101垂直对齐的上表面接触，并且与在条带101的任一侧上的层209的上表面接触。
图2D进一步图示了在层215的上表面上形成蚀刻掩膜217的步骤，该蚀刻掩膜217在俯视图中限定出调制器的中间条带103和对应的延伸区域113。例如，掩膜217通过光刻形成。掩膜217覆盖层215的、与调制器的区域103和113垂直对齐的上表面，并且使层215的上表面暴露在调制器的其它区域中。
图2E图示了对层215的未涂覆有掩膜217的部分进行蚀刻以界定调制器的区域103和113的后续步骤。图2E进一步图示了移除掩膜217的步骤。应当注意，在该示例中，区域103和113具有基本上相同的厚度。
图2E进一步图示了对层215(形成调制器的区域103的113)的其余部分的上表面和横向表面进行氧化以便形成波导的上接口层109的步骤。作为一种变化，层109可以通过在条带103的上表面上沉积氧化硅层来形成。
图2F图示了在上一步骤结束时得到的结构的上表面上沉积用于形成波导的上条带105的材料(例如，P型掺杂多晶硅或P型掺杂多晶硅锗)的层219。在该示例中，层219基本上沉积在结构的整个上表面上。具体地，层215涂覆接口层109的、与条带101和103垂直对齐的上表面，并且还在条带101和103的任一侧上横向延伸。
图2F进一步图示了在层219的上表面上形成蚀刻掩膜221的步骤，该蚀刻掩膜221在俯视图中限定出调制器的上条带105和对应的延伸区域115。例如，掩膜221通过光刻形成。掩膜221覆盖层129的、与调制器的区域105和115垂直对齐的上表面，并且使层219的上表面暴露在调制器的其它区域中。
图2G图示了对层219的未涂覆有掩膜221的部分进行蚀刻以界定调制器的区域105和115的后续步骤。图2F进一步图示了移除掩膜221的步骤。应当注意，在该示例中，区域105和115具有基本上相同的厚度。
图2G进一步图示了在先前的步骤获得的结构的整个上表面上沉积氧化硅层223的步骤，然后是例如通过化学机械抛光(CMP)使层223平坦化的步骤。氧化硅层223的厚度大于条带107、103、109和105的堆叠的厚度，从而在平坦化步骤结束时，层223的氧化硅厚度仍然在条带105的上表面之上。
图2H图示了形成分别与调制器的延伸区域113、延伸区域15和延伸区域207相对的接触开口225、227和229的后续步骤。开口225垂直地延伸通过与调制器的延伸区域113的部分相对的层223和109，并且出现在延伸区域113的上表面上。开口227垂直地延伸通过与调制器的延伸区域115的一部分相对的层223，并且出现在延伸区域115的上表面上。开口229垂直地延伸通过与调制器的接触区域207相对的层223和209，并且出现在区域207的上表面上。
在该示例中，为了形成接触开口225、227和229，例如，首先在结构的整个上表面上沉积由氮化硅制成的保护层231。然后，例如，通过光刻和蚀刻，将与形成有开口225、227和229的区域相对的保护层231局部移除。然后，例如，通过湿法蚀刻，将与先前形成于保护层231中的开口相对的氧化硅层233、209和209进行蚀刻，以形成开口225、227和229。
在形成开口225、227和229之后，可以提供在开口225、227和229的底部处的区域113、115和207的上表面进行硅化的步骤，以便于释放在区域113、115和207上的电触点的后续传递。
图2I图示了在先前的步骤结束时获得的结构的整个上表面上沉积氧化硅层233的步骤，然后是例如通过化学机械抛光(CMP)使层233平坦化的步骤。
然后，在氧化硅层223中形成例如由钨制成的导电通孔235、237和239。通孔235、237和239在其下表面侧上分别与区域113的上表面、区域115的上表面和区域207的上表面电接触。通孔235、237和239形成调制器至外部控制电路(未示出)的电连接的端子。在该示例中，通孔237和239旨在被连接至控制电路的相同的第一节点GND，并且通孔235旨在被连接至控制电路的第二节点Vg。在该示例中，调制器包括在氧化硅层233的上表面上的、使通孔237的上表面连接至通孔239的上表面的导电轨道241。
上面已经对具体实施例进行了描述。本领域技术人员还会想到各种改变、修改和改进。特别地，应当注意，可以通过反转半导体区域的所有导电类型来获得与上文所述的操作相似的操作。
进一步地，所描述的实施例不限于本公开中提及的尺寸和材料的示例。
进一步地，所描述的实施例不限于关于附图2A至2I描述的制造方法的示例。更一般地，基于已知的集成光子电路制造技术，在本领域技术人员的能力范围内将提供制造关于图1描述的类型的相位调制器的其它方法。
这些改变、修改和改进都旨在是本公开的一部分，并且旨在在本实用新型的精神和范围内。因此，前面的描述仅仅是示例性的，而非旨在限制性的。本公开仅由所附的权利要求书及其等同限定。
一个实施例提供了一种电光相位调制器，包括波导，所述波导包括由第一导电类型的掺杂半导体材料制成的第一条带、由导电材料或第二导电类型的掺杂半导体材料制成的第二条带和由第一导电类型的掺杂半导体材料制成的第三条带的堆叠，第二条带通过由介电材料制成的第一接口层与第一条带分开并且通过由介电材料制成的第二接口层与第三条带分开。
根据一个实施例，第一条带和第三条带被耦合至调制器的控制电压的相同施加节点，并且第二条带被耦合至调制器控制电压的第二施加节点。
根据一个实施例：第一条带通过由与第一条带相同的材料制成的第一延伸区域在横向上延续，从而将第一条带电耦合至控制电压的第一施加节点；第二条带通过由与第二条带相同的材料制成的第二延伸区域在横向上延续，从而将第二条带电耦合至控制电压的第二施加节点；并且第三条带通过由与第三条带相同的材料制成的第三延伸区域在横向上延续，从而将第三条带电耦合至控制电压的第一施加节点。
根据一个实施例，第一延伸区域和第三延伸区域中的至少一个的厚度小于与其接触的条带的厚度。
根据一个实施例，调制器包括与第一延伸区域接触的第一电连接金属化部、与第二延伸区域接触的第二电连接金属化部、以及与第三延伸区域接触的第三电连接金属化部。
根据一个实施例，调制器还包括使第一电连接金属化部和第三电连接金属化部相互连接的导电轨道。
根据一个实施例，第一条带、第二条带和第三条带中的每个条带由从硅和硅锗组成的组中选择的材料制成。
根据一个实施例，第一条带由第一导电类型的掺杂单晶硅制成，第二条带由第二导电类型的掺杂多晶硅制成，并且第三条带由第一导电类型的掺杂多晶硅或硅锗制成。
根据一个实施例，第二条带的厚度小于第一条带的厚度的五分之一和第三条带的厚度的五分之一。
根据一个实施例，第一条带和第三条带具有基本上相同的厚度。
另一个实施例提供了一种制造如上所述的电光相位调制器的方法，其中在SOI型结构的上层中形成第一条带，该SOI型结构包括放置在绝缘层上的单晶硅层，该绝缘层本身被设置在支撑衬底上。
设计图
相关信息详情
申请码:申请号:CN201920056890.6
申请日:2019-01-14
公开号:公开日:国家:FR
国家/省市:FR(法国)
授权编号:CN209471312U
授权时间:20191008
主分类号:G02F 1/01
专利分类号:G02F1/01
范畴分类:30A;
申请人:意法半导体（克洛尔2）公司
第一申请人:意法半导体（克洛尔2）公司
申请人地址:法国克洛尔
发明人:S·蒙弗莱
第一发明人:S·蒙弗莱
当前权利人:意法半导体（克洛尔2）公司
代理人:王茂华;郭星
代理机构:11256
代理机构编号:北京市金杜律师事务所
优先权:FR1850290
关键词:当前状态:审核中
类型名称:外观设计