全文摘要
一种基于FPGA的视觉跟踪监控系统，属于图像识别技术领域，具体涉及一种基于FPGA的视觉跟踪监控系统。本实用新型提供了一种低成本、低功耗、精确度高、图像质量清晰稳定、实时显示的视觉跟踪监控系统。本实用新型所涉及的系统中，CMOS摄像头模块的信号输出端与FPGA模块的输入端连接，SDRAM数据缓存模块和FLASH数据存储模块与FPGA模块双向连接，机动跟踪监视模块和以太网传输模块的输入端均与FPGA模块的输出端连接，以太网传输模块的输出端与指挥中心图像显示模块的输入端连接，无线路由器模块与机动跟踪监视模块通过无线宽带网络连接，安保手机端模块利用无线宽带网络与机动跟踪监视模块和指挥中心图像显示模块建立信息通讯。本实用新型主要用于视觉实时跟踪和监控。
主设计要求
1.一种基于FPGA的视觉跟踪监控系统，其特征在于，它包括CMOS摄像头模块、SDRAM数据缓存模块、FLASH数据存储模块、FPGA模块、机动跟踪监视模块、以太网传输模块、指挥中心图像显示模块、无线路由器模块和安保手机端模块；所述CMOS摄像头模块的信号输出端与FPGA模块的输入端连接，所述SDRAM数据缓存模块和FLASH数据存储模块与FPGA模块双向连接，所述机动跟踪监视模块和以太网传输模块的输入端均与FPGA模块的输出端连接，所述以太网传输模块的输出端与指挥中心图像显示模块的输入端连接，所述无线路由器模块与机动跟踪监视模块通过无线宽带网络连接，所述安保手机端模块利用无线宽带网络或数据流量与机动跟踪监视模块建立信息通讯，安保手机端模块利用无线宽带网络与指挥中心图像显示模块建立信息通讯。
设计方案
1.一种基于FPGA的视觉跟踪监控系统，其特征在于，它包括CMOS摄像头模块、SDRAM数据缓存模块、FLASH数据存储模块、FPGA模块、机动跟踪监视模块、以太网传输模块、指挥中心图像显示模块、无线路由器模块和安保手机端模块；所述CMOS摄像头模块的信号输出端与FPGA模块的输入端连接，所述SDRAM数据缓存模块和FLASH数据存储模块与FPGA模块双向连接，所述机动跟踪监视模块和以太网传输模块的输入端均与FPGA模块的输出端连接，所述以太网传输模块的输出端与指挥中心图像显示模块的输入端连接，所述无线路由器模块与机动跟踪监视模块通过无线宽带网络连接，所述安保手机端模块利用无线宽带网络或数据流量与机动跟踪监视模块建立信息通讯，安保手机端模块利用无线宽带网络与指挥中心图像显示模块建立信息通讯。
2.根据权利要求1所述的一种基于FPGA的视觉跟踪监控系统，其特征在于，所述CMOS摄像头模块采用型号为OV7725的摄像头。
3.根据权利要求1所述的一种基于FPGA的视觉跟踪监控系统，其特征在于，所述SDRAM数据缓存模块采用的芯片型号为HY57V283220。
4.根据权利要求1所述的一种基于FPGA的视觉跟踪监控系统，其特征在于，所述FLASH存储模块采用的FLASH存储芯片是N25Q512A13GF840。
5.根据权利要求1所述的一种基于FPGA的视觉跟踪监控系统，其特征在于，所述FPGA模块采用的FPGA芯片的型号为EP4CE15E17C8N。
6.根据权利要求1所述的一种基于FPGA的视觉跟踪监控系统，其特征在于，所述机动跟踪监视模块包括电机驱动器、步进电机和微型摄像头，所述电机驱动器的输入端与FPGA硬件控制电路相连，所述电机驱动器的输出端与步进电机的输入端连接，所述微型摄像头固定于步进电机的执行端，所述步进电机的型号为28BYJ-48，所述电机驱动器采用型号为ULN2003的驱动芯片，所述微型摄像头的型号为HDQ15。
7.根据权利要求1所述的一种基于FPGA的视觉跟踪监控系统，其特征在于，所述以太网传输模块采用AR8035芯片。
8.根据权利要求1所述的一种基于FPGA的视觉跟踪监控系统，其特征在于，所述指挥中心图像显示模块采用上位机。
9.根据权利要求1所述的一种基于FPGA的视觉跟踪监控系统，其特征在于，所述无线路由器模块采用TP-WDR5620。
10.根据权利要求1所述的一种基于FPGA的视觉跟踪监控系统，其特征在于，所述安保手机端模块采用智能手机。
设计说明书
技术领域
本实用新型属于图像识别技术领域，具体涉及一种基于FPGA的视觉跟踪监控系统。
背景技术
图像识别技术是利用图像采集模块获取目标物体的图像，并且对目标特征信息进行提取并识别。而作为图像识别技术的一种，视觉追踪技术在军事以及民用等诸多领域有着广泛的应用，通过视频采集模块对目标视频进行采集，进而对其目标图像信息进行检测和视觉跟踪，其设备较大，成本高。目前的图像检测和跟踪技术仅能在短距离内应用，功耗高，对检测结果单一分析，无法同步显示，分析数据处理速度慢；且成像质量易受干扰。
因此，就需要一种低成本、低功耗、精确度高、图像质量清晰稳定、实时显示的视觉跟踪监控系统。
实用新型内容
本实用新型针对现有的视觉跟踪系统成本高、功耗高、精确度低、图像质量差、不能实时显示的缺陷，提供了一种低成本、低功耗、精确度高、图像质量清晰稳定、实时显示的视觉跟踪监控系统。
本实用新型所涉及的一种基于FPGA的视觉跟踪监控系统的技术方案如下：
本实用新型所涉及的一种基于FPGA的视觉跟踪监控系统，它包括CMOS摄像头模块、SDRAM数据缓存模块、FLASH数据存储模块、FPGA模块、机动跟踪监视模块、以太网传输模块、指挥中心图像显示模块、无线路由器模块和安保手机端模块；所述CMOS摄像头模块的信号输出端与FPGA模块的输入端连接，所述SDRAM数据缓存模块和FLASH数据存储模块与FPGA模块双向连接，所述机动跟踪监视模块和以太网传输模块的输入端均与FPGA模块的输出端连接，所述以太网传输模块的输出端与指挥中心图像显示模块的输入端连接，所述无线路由器模块与机动跟踪监视模块通过无线宽带网络连接，所述安保手机端模块利用无线宽带网络或数据流量与机动跟踪监视模块建立信息通讯，安保手机端模块利用无线宽带网络与指挥中心图像显示模块建立信息通讯。
进一步地：所述CMOS摄像头模块采用型号为OV7725的摄像头。
进一步地：所述SDRAM数据缓存模块采用的芯片型号为HY57V283220。
进一步地：所述FLASH存储模块采用的FLASH存储芯片是N25Q512A13GF840。
进一步地：所述FPGA模块采用的FPGA芯片的型号为EP4CE15E17C8N。
进一步地：所述机动跟踪监视模块包括电机驱动器、步进电机和微型摄像头，所述电机驱动器的输入端与FPGA硬件控制电路相连，所述电机驱动器的输出端与步进电机的输入端连接，所述微型摄像头固定于步进电机的执行端，所述步进电机的型号为28BYJ-48，所述电机驱动器采用型号为ULN2003的驱动芯片，所述微型摄像头的型号为HDQ15。
进一步地：所述以太网传输模块采用AR8035芯片。
进一步地：所述指挥中心图像显示模块采用上位机。
进一步地：所述无线路由器模块采用TP-WDR5620。
进一步地，所述安保手机端模块采用智能手机。
本实用新型所涉及的一种基于FPGA的视觉跟踪监控系统的有益效果是：
本实用新型所涉及的一种基于FPGA的视觉跟踪监控系统，利用FPGA控制器芯片流水线技术，利用改进的硬件逻辑语言对图像的检测和跟踪进行优化处理，并对检测结果进行同步显示和分析，使得功耗更低、数据处理速度更快；且成像质量清晰稳定，抗干扰性强，在实时性与准确性等方面有较好的表现。采用UDP加数据包的以太网络传输方法，在服务器端实现应答确认机制，传输数据可靠且高效；同时指挥中心和机动监控端与安保人员手机端建立无线实时通信，能在第一时间内采取安保措施，避免延误与工作纰漏，使得安全性能大大提高。适用于机场和地铁站，超市，办公楼大厦等公共场所以及军用等一些特别的安防监控领域。
附图说明
图1是视觉跟踪监控系统的结构框图；
图2为图1中CMOS摄像头模块的电路图；
图3为图1中SDRAM数据缓存模块的电路图；
图4为图1中机动跟踪监视模块的电路图；
图5为图1中以太网传输模块的电路图。
具体实施方式
下面结合实施例对本实用新型的技术方案做进一步的说明，但并不局限于此，凡是对本实用新型技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的精神和范围，均应涵盖在本实用新型的保护范围中。
实施例1
结合图1说明本实施例，在本实施例中，本实施例所涉及的一种基于FPGA的视觉跟踪监控系统，它包括CMOS(Complementary Metal Oxide Semiconductor)摄像头模块、SDRAM(Synchronous Dynamic Random Access Memory)数据缓存模块、FLASH(固态存储器与动画编辑器)数据存储模块、FPGA(Field－Programmable Gate Array，即现场可编程门阵列)模块、机动跟踪监视模块、以太网传输模块、指挥中心图像显示模块、无线路由器模块和安保手机端模块；所述CMOS摄像头模块的信号输出端与FPGA模块的输入端连接，所述SDRAM数据缓存模块和FLASH数据存储模块与FPGA模块双向连接，所述机动跟踪监视模块和以太网传输模块的输入端均与FPGA模块的输出端连接，所述以太网传输模块的输出端与指挥中心图像显示模块的输入端连接，所述无线路由器模块与机动跟踪监视模块通过无线宽带网络连接，所述安保手机端模块利用无线宽带网络或数据流量与机动跟踪监控模块建立信息通讯，安保手机端模块利用无线宽带网络与指挥中心图像显示模块建立信息通讯。
更为具体地：所述CMOS摄像头模块采用型号为OV7725的摄像头。
更为具体地：所述SDRAM数据缓存模块采用的芯片型号为HY57V283220。
更为具体地：所述FLASH存储模块采用的FLASH存储芯片是N25Q512A13GF840。FLASH存储器主要用来存储一些需要掉电存储的图像数据。
更为具体地：所述FPGA模块采用的FPGA芯片是Cyclone IV系列中的EP4CE15E17C8N芯片。
更为具体地：所述机动跟踪监视模块包括电机驱动器、步进电机和微型摄像头，所述电机驱动器的输入端与FPGA硬件控制电路相连，所述电机驱动器的输出端与步进电机的输入端连接，所述微型摄像头固定于步进电机的执行端，所述步进电机的型号为28BYJ-48，所述电机驱动器采用型号为ULN2003的驱动芯片，所述微型摄像头的型号为HDQ15，支持无线网络连接。
更为具体地：所述以太网传输模块采用AR8035芯片。在图像处理过程中，SDRAM存储器主要用来缓存视频数据以及校正数据。
更为具体地：所述指挥中心图像显示模块采用上位机。
更为具体地：所述无线路由器模块采用TP-WDR5620。
更为具体地：所述安保手机端模块采用智能手机。
如图2所示，本实施例所述的一种基于FPGA的视觉跟踪监控系统，CMOS摄像头模块采用OV7725摄像头，此款摄像头像素30万、以8位并行数据接口向外传输数据，能够输出分辨率为640×480的视频数据，最快可以实现每秒60帧的图像画面，能通过配置输出RAW、RGB、YUV这几种格式的视频数据。在FPGA模块配置的正确时序驱动下，图像采集模块采集目标视频图像信息，并将数据转换为RGB颜色数据格式，并通过传感器内部的读出电路将采集包含有图像信息的数字信号输出，通过SDRAM控制器和FLASH控制器送至SDRAM缓存器和FLASH存储器中。
所述指挥中心图像显示模块采用上位机对采集到的图像进行实时显示和分析。
所述FPGA模块采用Cyclone IV系列中的EP4CE15E17C8N芯片为FPGA处理器。FPGA模块的功能主要是完成对系统各部分的控制以及工作方式的配置工作，并利用硬件逻辑算法对采集到的数字图像信号进行处理，处理包括利用改进的侦差法的硬件算法对目标图像的视频序列间的偏移特性进行改善，消除因抖动产生的雪花噪点，并对不同目标进行有效区分，完成对目标图像精准的检测以及跟踪。
如图3所示，SDRAM缓存模块采用HY57V283220芯片，SDRAM是通过DQ0～DQ23双向数据输入输出总线来获取和输出图像数据的。而A0～A11是地址输入引脚，其中行地址总线A11～A0，列地址总线A8～A0，A10(＝AP)在预充电命令中决定预充电模式。CKE作为片内时钟信号控制，当这个引脚处于低电平期间，提供给所有bank预充电和刷新的操作。在芯片工作时\/CS处于低电平状态，\/WE为写使能，\/RAS为行地址锁存，\/GAS为列地址锁存。DM0-DM3是在写入图像数据时的输入数据掩码，DM为低电平时写入图像数据。由于行地址和列地址是分时复用的，在CLK高电平时，先读入A0～A11的行地址数据，在CLK低电平时读入列地址数据A0～A8，先通过BA0，BA1信号选择bank，然后选择行地址，同时刷新电路对将要进行操作的行进行刷新。通过以上硬件内部操作完成对视频图像的存储。
如图4所示，机动跟踪监视模块，采用28BYJ-48步进电机，驱动芯片采用ULN2003通过与FPGA硬件控制电路相连，实现对电机的驱动，进而实现对固定的微型摄像头的调节。其中，步进电机28BYJ-48型四相八拍电机，电压为DC5V；步进电机在八拍的通电方式下工作。红线接口1接电源5V，橙色接口2、黄色接口3、紫色接口4和蓝色接口5。驱动控制芯片ULN2003的1B、2B、3B、4B引脚接入分别接在FPGA上I\/O引脚1、2、3、4上，1C、2C、3C、4C引脚分别接入步进电机28BYJ-48上。其中1C接电机引脚的橙色接口2、2C接入电机引脚的黄色接口3、3C接紫色接口4、4C与蓝色接口5相连、电机红色接口1通过导线和驱动芯片ULN2003的9引脚与电源VCC接口相连，ULN2003的8引脚接地。
如图5所示，以太网传输模块采用PHY芯片AR8035。GTXCLK为信号的时钟信号(125MHz)，TXEN为发送器使能信号，TXD[0-3]用来表示被发送数据，RXCLK为接收时钟信号(从收到的数据中提取，因此与GTXCLK无关联)，RXD[0-3]用来接收数据，RX-DV为接收数据有效指示，在千兆速率下，向PHY提供GTXCLK信号，TXD、TXEN信号与此时钟信号同步。MDC为配置接口时钟，MDIO为配置接口I\/O，管理配置接口控制PHY的特性。该接口有32个寄存器地址，每个地址16位；PHY在发送数据的时候，收到MAC过来的图像数据然后把并行数据转化为串行流数据，再按照物理层的编码规则把数据编码，再变为模拟信号把数据送出去，收数据时的流程反之。整个网络传输过程中通过UDP加数据包的网络传输方法，在服务器端实现应答确认机制，把经过FPGA处理得到的图像数据传送给上位机。
本实施例的工作原理及过程是：整个系统中FPGA处理器首先通过I2C总线接口对OV7725内部寄存器配置，使其工作状态满足要求，完成对视频图像的采集，进而输出RGB数据格式。FPGA把采集到的图像数据流写入内部SDRAM进行缓存，采用乒乓结构来实现图像数据快速读写，而FLASH存储器存储一些需要掉电存储的图像数据，通过不断地读取SDRAM和FLASH内部存储数据，FPGA图像处理器对送来的图像信号采用Verilog硬件描述语言进行基于流水线结构的处理，对图像数据进行检测和跟踪。之后处理后的图像数据流按照UDP协议打包成IP数据包，IP数据包按照以太网帧格式封装后通过GMII总线发送到PFY芯片，PHY芯片通过网线将数据包发送给上位机系统。上位机通过接收网口的UDP数据包，提取图像数据，并对图像进行显示及分析，对可疑目标进行锁定；同时启动机动跟踪监视模块，电机驱动器驱动步进电机，电机带动微型摄像头转动，对锁定的目标进行进一步监控，而微型摄像头与无线路由器进行无线宽带网络连接，安保人员通过手机利用无线网络或数据流量和机动跟踪监视模块中的微型摄像头实现网络通讯连接，可观察到微型摄像头内锁定的可疑目标的一切图像信息，安保人员的手机端与指挥中心端进行无线网络连接，实时通讯，避免出现延误和工作纰漏，以便及时采取下一步安保措施。
设计图
相关信息详情
申请码:申请号:CN201920027025.9
申请日:2019-01-08
公开号:公开日:国家:CN
国家/省市:93(哈尔滨)
授权编号:CN209201228U
授权时间:20190802
主分类号:H04N 7/18
专利分类号:H04N7/18
范畴分类:39C;
申请人:哈尔滨理工大学
第一申请人:哈尔滨理工大学
申请人地址:150080 黑龙江省哈尔滨市南岗区学府路52号
发明人:于天河;王玺博
第一发明人:于天河
当前权利人:哈尔滨理工大学
代理人:代理机构:代理机构编号:优先权:关键词:当前状态:审核中
类型名称:外观设计