全文摘要
本实用新型公开了一种线性稳压器，包括：级联电路、米勒电容C1和无源低通滤波器；无源低通滤波器包括电容C2和电阻R13，从而提高电路的电源抑制比。利用PMOS晶体管MP1和NMOS晶体管MN1级联，减少了由于电源电压的波动对传输晶体管MP1的影响，进一步改善电路的电源抑制比。另外，本电路的米勒电容可以采用10pF的小负载电容，避免了采用片外大电容。其中误差放大器OP1还可以采用AB类输入差分级，以降低摆率对偏置电压的依赖。
主设计要求
1.一种线性稳压器电路，其特征在于，包括：级联电路、米勒电容C1和无源低通滤波器；所述级联电路包括晶体管MN1、晶体管MP1和电流源I3，所述无源低通滤波器包括电容C2和电阻R13；所述级联电路中所述晶体管MN1与所述晶体管MP1级联，其中所述晶体管MN1的源极与所述晶体管MP1的源极相连，所述晶体管MN1的漏极连接电流源I3的一端，所述电流源I3的另一端与所述晶体管MP1的栅极相连，所述电流源I3的另一端与所述晶体管MP1的漏极之间连接米勒电容C1；所述无源低通滤波器电路连接于电路输出端，其中，所述电容C2与所述电阻R13串联。
设计方案
1.一种线性稳压器电路，其特征在于，包括：级联电路、米勒电容C1和无源低通滤波器；
所述级联电路包括晶体管MN1、晶体管MP1和电流源I3，所述无源低通滤波器包括电容C2和电阻R13；
所述级联电路中所述晶体管MN1与所述晶体管MP1级联，其中所述晶体管MN1的源极与所述晶体管MP1的源极相连，所述晶体管MN1的漏极连接电流源I3的一端，所述电流源I3的另一端与所述晶体管MP1的栅极相连，所述电流源I3的另一端与所述晶体管MP1的漏极之间连接米勒电容C1；
所述无源低通滤波器电路连接于电路输出端，其中，所述电容C2与所述电阻R13串联。
2.根据权利要求1所述的一种线性稳压器电路，其特征在于，还包括电阻R14和电容C3；
所述晶体管MN1的漏极与源极之间串联电阻R14，所述电容C3的一端与所述晶体管MN1的源极和所述电阻R14相连。
3.根据权利要求2所述的一种线性稳压器电路，其特征在于，还包括放大电路；
所述电流源I3的另一端与所述米勒电容C1之间连接晶体管MP2，所述晶体管MP2的源极连接所述电流源I3的另一端，栅极连接所述放大电路的输出端，漏极连接电流源I2的一端和所述米勒电容C1的一端。
4.根据权利要求3所述的一种线性稳压器电路，其特征在于，还包括电阻R11，所述晶体管MP1的漏极连接所述米勒电容C1的另一端和所述电阻R11的一端，所述电阻R11的另一端与所述放大电路的正相输入端相连。
5.根据权利要求3所述的一种线性稳压器电路，其特征在于，还包括电阻R12，所述放大电路的正向输入端还连接所述电阻R12。
6.根据权利要求5所述的一种线性稳压器电路，其特征在于，还包括电流源I1，所述电流源I1连接在所述电路输出端上。
7.根据权利要求6所述的一种线性稳压器电路，其特征在于，所述晶体管MN1的漏极、所述电阻R14的一端以及所述电流源I3的一端均连接电源电压VDD，所述电容C3的另一端、所述电流源I2的另一端、所述电阻R12、所述电阻R13和所述电流源I1的另一端均接地。
8.根据权利要求3-7任意一项所述的一种线性稳压器电路，其特征在于，所述放大电路的反相输入端输入参考电压。
9.根据权利要求1-7任意一项所述的一种线性稳压器电路，其特征在于，所述晶体管MP1或所述晶体管MP2为PMOS晶体管；所述晶体管MN1为NMOS晶体管。
设计说明书
技术领域
本实用新型涉及集成电路技术领域，更具体的说是涉及一种线性稳压器电路。
背景技术
在模拟集成电路领域中，随着便携式电子设备的广泛使用，系统集成度越来越高，线性稳压器用来为系统中的各子模块单独供电，然而，传统的低压差线性稳压器为了满足系统稳定性要求，在稳压器的片外需要接一个大的负载电容，这样会增加片外元件数，同时增大了系统的应用成本，且不适用于OSC等集成系统。另外，传统的运输放大器存在着一定的失调，从而会影响到整个稳压器的稳定性，因此传统的技术不能应用于高精度的应用场合。此外，现有技术中，传统的线性稳压器电路的电源抑制比较差、摆率低下；这给应用带来了很大的不便。
因此，如何设计出一种高电源抑制比、高摆率、小电容的线性稳压器电路是本领域技术人员亟需解决的问题。
实用新型内容
有鉴于此，本实用新型提供了一种线性稳压器电路，该电路结构简单，不需要在线性稳压器的片外接一大的负载电容；同时还具有较高的电源抑制比以及高摆率。
为了实现上述目的，本实用新型采用如下技术方案：
一种线性稳压器电路，包括：级联电路、米勒电容C1和无源低通滤波器；
所述级联电路包括晶体管MN1、晶体管MP1和电流源I3，所述无源低通滤波器包括电容C2和电阻R13；
所述级联电路中所述晶体管MN1与所述晶体管MP1级联，其中所述晶体管MN1的源极与所述晶体管MP1的源极相连，所述晶体管MN1的漏极连接电流源I3的一端，所述电流源I3的另一端与所述晶体管MP1的栅极相连，所述电流源I3的另一端与所述晶体管MP1的漏极之间连接米勒电容C1；
所述无源低通滤波器电路连接于电路输出端，其中，所述电容C2与所述电阻R13串联。
优选的，还包括电阻R14和电容C3；
所述晶体管MN1的漏极与源极之间串联电阻R14，所述电容C3的一端与所述晶体管MN1的源极和所述电阻R14相连。
优选的，还包括放大电路；
所述电流源I3的另一端与所述米勒电容C1之间连接晶体管MP2，所述晶体管MP2的源极连接所述电流源I3的另一端，栅极连接所述放大电路的输出端，漏极连接电流源I2的一端和所述米勒电容C1的一端。
优选的，还包括电阻R11，所述晶体管MP1的漏极连接所述米勒电容C1的另一端和所述电阻R11的一端，所述电阻R11的另一端与所述放大电路的正相输入端相连。
优选的，还包括电阻R12，所述放大电路的正向输入端还连接所述电阻R12。
优选的，还包括电流源I1，所述电流源I1连接在所述电路输出端上。
优选的，所述晶体管MN1的漏极、所述电阻R14的一端以及所述电流源I3的一端均连接电源电压VDD，所述放大电路的反相输入端输入参考电压，所述电容C3的另一端、所述电流源I2的另一端、所述电阻R12、所述电阻R13和所述电流源I1的另一端均接地。
优选的，所述晶体管MP1和所述晶体管MP2为PMOS晶体管；所述晶体管MN1为NMOS晶体管。
经由上述的技术方案可知，本实用新型公开提供了一种线性稳压器电路，其中输出端采用电阻R13和电容C2构成了无源低通RC滤波器，有效提高了该电路的电源抑制比，而且利用PMOS晶体管MP1和NMOS晶体管MN1级联，减少了由于电源电压的波动对传输晶体管MP1的影响，进一步改善电路的电源抑制比。另外，本电路的米勒电容可以采用10pF的小负载电容，避免了采用片外大电容。
与现有技术相比，本发明具有如下优势：
1：采用了晶体管管级联技术，有效降低了电源电压的波动对传输晶体管的影响，提高了电源抑制比。
2：采用了较小的米勒电容，从而无需较大的片外电容，进一步降低了成本。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1附图为本实用新型提供的结构示意图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
如图1所示，本实用新型实施例公开了一种线性稳压器电路，包括：晶体管MN1、MP1、MP2，电流源I1、I2、I3，电阻R11、R12、R13和R14，电容C1、C2和C3，误差放大器OP1；其中，晶体管MN1的漏极连、电阻R14的一端以及电流源I3的一端连接电源电压VDD，电流源I3的另一端连接晶体管MP1的栅极以及晶体管MP2的源极，晶体管MP2的栅极连接误差放大器OP1的输出端；晶体管MP2的漏极连接电容C1的一端以及电流源I2的一端，电流源I2的另一端接地；晶体管MN1的栅极连接电阻R14的另一端以及电容C3的一端，电容C3的另一端接地；晶体管MN1的源极连接晶体管MP1的源极，晶体管MP1的漏极连接电容C1的另一端以及电阻R11、C2、电流源I1的一端，并作为线性稳压器电路的输出端；电阻R11的另一端连接电阻R12的一端以及误差放大器OP1的正向输入端，电阻R12、R13以及电流源I1的另一端接地；电容C2的另一端连接电阻R13的一端；误差放大器OP1的反向输入端输入基准电压。
进一步，晶体管MP1、MP2为PMOS晶体管；晶体管MN1为NMOS晶体管；误差放大器OP1具有高开环增益。
其中输出端采用电阻R13和电容C2构成的无源低通RC滤波器，从而提高电路的电源抑制比。利用PMOS晶体管MP1和NMOS晶体管MN1级联，减少了由于电源电压的波动对传输晶体管MP1的影响，进一步改善电路的电源抑制比。另外，本电路的米勒电容可以采用10pF的小负载电容，避免了采用片外大电容。
需要说明的是，其中误差放大器OP1还可以采用AB类输入差分级，以降低摆率对偏置电压的依赖。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
设计图
相关信息详情
申请码:申请号:CN201920035210.2
申请日:2019-01-09
公开号:公开日:国家:CN
国家/省市:31(上海)
授权编号:CN209231804U
授权时间:20190809
主分类号:G05F 1/56
专利分类号:G05F1/56
范畴分类:38C;
申请人:上海奥令科电子科技有限公司
第一申请人:上海奥令科电子科技有限公司
申请人地址:200000 上海市浦东新区自由贸易试验区郭守敬路351号2号楼A659-10室
发明人:王昕宇
第一发明人:王昕宇
当前权利人:上海奥令科电子科技有限公司
代理人:李冉
代理机构:11465
代理机构编号:北京慕达星云知识产权代理事务所(特殊普通合伙)
优先权:关键词:当前状态:审核中
类型名称:外观设计